閂鎖效應是指在CMOS集成電路中寄生的PNP和NPN雙極型晶體管相互影響而產(chǎn)生的一種低阻抗通路,從而產(chǎn)生大電流。由于正反饋作用,該狀態(tài)會被持續(xù)維持(即“閂鎖”),從而導致集成電路失效,嚴重時可能造成器件燒毀。
示意圖
Latch up標準及測試方法
常見測試標準
JESD78與AEC-Q100-004
測試方法
閂鎖測試實際是通過電流脈沖激勵于非電源(輸入、輸出、輸入/輸出等)管腳或者施加過電壓脈沖于電源管腳來評估芯片抗閂鎖效應的能力,即過電壓測試V-test及過流測試I-test。
電源過電壓測試V-test
- 所有輸出管腳置于懸空狀態(tài),輸入、輸入/輸出管腳置于邏輯高電平,預置管腳置于固定狀態(tài)。量測每個電源管腳電流。
- 待測電源管腳施加電壓觸發(fā)。
- 去除觸發(fā)源對比前后電流變化。
- 重復2-3測試每一個電源管腳并判斷測試結果。
電源測試V-TEST
I/O測試I-TEST或E-TEST
- 所有非待測輸出管腳置于懸空狀態(tài),輸入、輸入/輸出管腳置于邏輯高電平。預置管腳置于規(guī)定的固定狀態(tài)。
- 對待測管腳置于邏輯高狀態(tài)。測量每個電源管腳電流,然后對待測管腳施加正向及負向觸發(fā)電流或電壓。
- 去除觸發(fā)源后,將被測管腳恢復到施加觸發(fā)源之前的狀態(tài),測量每個電源管腳電流。
- 重復2-3測試每一個待測管腳,并判斷測試結果。
I/O正向電流測試 I-TEST
判斷標準
- 觸發(fā)前電流絕對值小于25mA,觸發(fā)后電流應小于觸發(fā)前電流加10mA。
- 觸發(fā)前電流絕對值大于25mA,觸發(fā)后電流應小于觸發(fā)前電流的1.4倍。
- 另外測試后漏電流過大、IV曲線嚴重偏移、功能失效等情況,均可判為失效。
測試結果判斷
服務能力
CTI華測檢測半導體檢測及分析中心(STC)可提供HANWA(HED-N5000)及 Thermo Fisher(MK2/MK4)測試及相應的硬件設計、制作服務。
HANWA HED-N5000 Thermo Fisher MK4